

? t s14/7/all

14/7/1

DIALOG(R) File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.

05809691 **Image available**

PATTERN FORMATION

PUB. NO.: 10-092791 [JP 10092791 A]
PUBLISHED: April 10, 1998 (19980410)
INVENTOR(s): IKEGAMI NAOKATSU
KANAMORI JUN
APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or
Corporation), JP (Japan)
APPL. NO.: 08-239126 [JP 96239126]
FILED: September 10, 1996 (19960910)

ABSTRACT

PROBLEM TO BE SOLVED: To form a minute opening pattern with no anomaly by dry etching.

SOLUTION: A CVD insulating film 12, a polysilicon film 13 being doped with phosphor and having conductivity are heaped on a silicon substrate 11 and a photoresist mask 14 is formed on this polysilicon film 13. Next, the polysilicon film 13 is etched having the photoresist mask 14 as a mask. The photoresist mask 14 is removed and a tungsten film 15 is formed on the whole surface of the polysilicon film 13. Next, etching is performed by means of anisotropic etching so that the tungsten film may remain only on the inside wall surface. Then, an opening pattern is formed on the CVD insulating film 12 having a *conductive* *hard* *mask* to be constituted of the polysilicon film 13 and the tungsten film 15 as a mask and by anisotropic etching using charged particles.

PATTERN FORMATION

Patent Number: JP10092791
Publication date: 1998-04-10
Inventor(s): IKEGAMI NAOKATSU; KANAMORI JUN
Applicant(s): OKI ELECTRIC IND CO LTD
Requested Patent: JP10092791
Application Number: JP19960239126 19960910
Priority Number(s):
IPC Classification: H01L21/3065
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To form a minute opening pattern with no anomaly by dry etching.

SOLUTION: A CVD insulating film 12, a polysilicon film 13 being doped with phosphor and having conductivity are heaped on a silicon substrate 11 and a photoresist mask 14 is formed on this polysilicon film 13. Next, the polysilicon film 13 is etched having the photoresist mask 14 as a mask. The photoresist mask 14 is removed and a tungsten film 15 is formed on the whole surface of the polysilicon film 13. Next, etching is performed by means of anisotropic etching so that the tungsten film may remain only on the inside wall surface. Then, an opening pattern is formed on the CVD insulating film 12 having a conductive hard mask to be constituted of the polysilicon film 13 and the tungsten film 15 as a mask and by anisotropic etching using charged particles.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-92791

(43)公開日 平成10年(1998)4月10日

(51)Int.Cl.
H 01 L 21/3065

識別記号

F I
H 01 L 21/302

J

審査請求 未請求 請求項の数7 OL (全9頁)

(21)出願番号 特願平8-239126

(22)出願日 平成8年(1996)9月10日



(71)出願人 000000295
沖電気工業株式会社
東京都港区虎ノ門1丁目7番12号
(72)発明者 池上 尚克
東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内
(72)発明者 金森 順
東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内
(74)代理人 弁理士 柿本 敏成


(54)【発明の名称】 パターン形成方法

(57)【要約】

【課題】 ドライエッティングで、形状異常のない微細開口パターンを形成する。

【解決手段】 工程(1)で、シリコン基板11上にCVD絶縁膜12、及びリンがドーピングされて導電性を有するポリシリコン膜13を堆積し、このポリシリコン膜13上にホトレジストマスク14を形成する。工程

(2)で、ホトレジストマスク14をマスクとして、ポリシリコン膜13をエッティングする。工程(3)で、ホトレジストマスク14を除去し、ポリシリコン膜13の全面にタンゲステン膜15を形成する。工程(4)で、異方性エッティングにより、ポリシリコン膜13に形成されたパターンの内壁面にのみ、タンゲステン膜15が残留するようにエッティングする。ポリシリコン膜13とタンゲステン膜15とで構成される導電性のハードマスクをマスクとし、荷電粒子を用いる異方性エッティングにより、CVD絶縁膜12に開口パターンを形成する。



本発明の第1の実施形態のパターン形成方法

【特許請求の範囲】

【請求項1】 荷電粒子を用いた第1の異方性エッティング法により、半導体基板上の絶縁膜に対して、所定の口径及び深さの第1の開口部を有する開口パターンを形成するパターン形成方法において、

前記第1の開口部の口径より大きな寸法の第2の開口部を有する導電性の第1のマスクパターンを、前記絶縁膜上に選択的に形成する第1の工程と、

導電材を該第1のマスクパターンの全面に所定の膜厚で堆積し、前記第2の開口部に対応する領域に凹部を有する該導電材からなるマスク膜を形成する第2の工程と、第2の異方性エッティング法によって、前記マスク膜を全面エッティングし、前記第2の開口部の内壁面にのみ該マスク膜を残して、前記所定の口径とほぼ同一寸法の第3の開口部を形成し、該第3の開口部及び前記第1のマスクパターンから成る第2のマスクパターンを形成する第3の工程と、

前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜を選択的にエッティングして前記開口パターンを形成する第4の工程とを、順に施すことを特徴とするパターン形成方法。

【請求項2】 荷電粒子を用いた第1の異方性エッティング法により、半導体基板上の絶縁膜に対して、所定の口径及び深さの第1の開口部を有する開口パターンを形成するパターン形成方法において、

前記第1の開口部の口径より大きな寸法の第2の開口部を有する導電性の低い第1のマスクパターンを、前記絶縁膜上に選択的に形成する第1の工程と、

前記第1のマスクパターンの全面に所定の膜厚で導電性の低い膜を堆積し、前記第2の開口部に対応する領域に凹部を有する導電性の低いマスク膜を形成する第2の工程と、

第2の異方性エッティング法によって、前記マスク膜を全面エッティングし、前記第2の開口部の内壁面にのみ該マスク膜を残して、前記所定の口径とほぼ同一寸法の第3の開口部を形成し、該第3の開口部及び前記第1のマスクパターンから成る第2のマスクパターンを形成する第3の工程と、

前記第2のマスクパターンに不純物をドーピングして導電性を与える第4の工程と、

前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜を選択的にエッティングして前記開口パターンを形成する第5の工程とを、順に施すことを特徴とするパターン形成方法。

【請求項3】 請求項1の第4の工程、または請求項2の第5の工程のエッティングの際に、前記第2のマスクパターン上に絶縁性のデポジション膜が形成される場合には、

前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜における第1の開

口部領域を一定の深さまで選択的にエッティングする部分エッティング工程と、

前記部分エッティング工程によって前記第2のマスクパターン上に形成されたデポジション膜をアッシングして除去するアッシング工程とを、

前記所定の深さの第1の開口部が形成されるまで複数回交互に繰り返し行い、前記開口パターンを形成することを特徴とするパターン形成方法。

【請求項4】 前記第1のマスクパターン及び前記マスク膜は、不純物がドーピングされたポリシリコンで形成されることを特徴とする請求項1記載のパターン形成方法。

【請求項5】 前記第1のマスクパターン及び前記マスク膜は、金属で形成されることを特徴とする請求項1記載のパターン形成方法。

【請求項6】 前記第1のマスクパターンと前記マスク膜とは、互いに異なる材料で形成されることを特徴とする請求項1記載のパターン形成方法。

【請求項7】 前記第1のマスクパターン及び前記マスク膜はポリシリコンで形成し、そのポリシリコンに前記不純物としてリンまたはひ素をドーピングすることを特徴とする請求項2記載のパターン形成方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体製造工程におけるパターン形成方法、特に異方性エッティング法を用いて微細な開口パターンを形成するパターン形成方法に関するものである。

【0002】

【従来の技術】半導体集積回路装置は、その高集積化が著しい進度で進んでいる。この高集積化を進める上で、パターンの微細化は必須の要件であり、微細パターンを形成するための微細加工技術が、種々開発されて來ている。微細加工技術の中で、パターンを形成するエッティングにおいては、微細でアスペクト比（開口直径または幅に対する深さの比）の大きなパターンの場合、アスペクト比の増加に伴ってエッティング速度が低下する。しかし、真空度の高い状態でエッティングを行うと、アスペクト比の増加に伴うエッティング速度の低下を低減することができる。より高真空域で安定したプラズマ放電の可能な方式が開発されてきた。例えば、ECR（電子サイクロトロン共鳴）方式、ICP（誘導結合プラズマ）方式、ヘリコン波プラズマ方式等の、高真空域（例えば、 $10 [mTorr]$ 以下）で高密度のプラズマを生成することのできる装置が開発され、より微細なパターンのエッティングが可能になった。このようなエッティングは、溶液を使用しないので、ドライエッティングと呼ばれている。ドライエッティングには、導入ガスに高周波電界を印加して発生させたプラズマ中の活性粒子の化学反応のみを利用した反応性プラズマエッティングと、電界によ

り加速されたイオンによる化学反応とスパッタ作用を利用した反応性イオンエッチングがある。反応性プラズマエッチングは、エッチングが等方的に行われる等方性エッチング法であり、反応性イオンエッチングは、エッチングに方向性を有する異方性エッチング法である。図2(a)～(e)は、このような高真空域、高密度プラズマを用いる異方性エッチング法によって開口部(例えば、コンタクトホール)を有する開口パターンを形成する従来のパターン形成方法を示す概略の工程図である。従来の開口パターンは、次のような工程(1)～(5)を経て形成される。

【0003】(1) 図2(a)の形成工程

CVD(Chemical Vapor Deposition: 気相成長)法により、シリコン基板1の表面に膜厚500～1500[nm]の酸化シリコンによるCVD絶縁膜2、及び膜厚150～300[nm]の第1ポリシリコン膜3を順次、堆積する。ホトリソグラフィプロセスにより、第1ポリシリコン膜3の表面に、円形の開口部3aをエッチングするためのホトレジストマスク4を形成する。このホトレジストマスク4によって形成可能な開口部4aの最小直径は、250[nm]程度であり、これが現在のホトリソグラフィによる限界と考えられている。

【0004】(2) 図2(b)の形成工程

ホトレジストマスク4をマスクとして、高真空域の高密度プラズマによって第1ポリシリコン膜3を選択的に異方性エッチングする。これにより、第1ポリシリコン膜3に、開口部4aとほぼ同じ寸法のマスク用の開口部3aがエッチングされる。

(3) 図2(c)の形成工程

レジスト除去プロセスを用いてホトレジストマスク4を除去した後、第1ポリシリコン膜3の表面に第2ポリシリコン膜5を、100～150[nm]の厚さでデポジション形成する。

【0005】(4) 図2(d)の形成工程

第2ポリシリコン膜5の表面に対して垂直方向に異方性エッチングを行い、この第2ポリシリコン膜5を除去し、第1ポリシリコン膜3の開口部3aの内壁面にのみ、第2ポリシリコン膜5が残る状態にする。この結果、第2ポリシリコン膜5の開口部5aの寸法は、内壁面に残った第2ポリシリコン膜5によって狭められる。例えば、第2ポリシリコン膜5の膜厚が100[nm]であれば、開口部5aの直径は50[nm]となる。

(5) 図2(e)の形成工程

第1ポリシリコン膜3及び第2ポリシリコン膜5をマスクとして、CVD絶縁膜2を高真空域で高密度プラズマによって異方性エッチングする。これにより、ホトレジストマスク5のみでエッチングしたときに得られる直径250[nm]の開口部よりも、更に微細な直径50[nm]の開口部2aが形成される。

【0006】

【発明が解決しようとする課題】しかしながら、従来のパターン形成方法では、次のような課題があった。微細でアスペクト比の大きなパターンを、高真空高密度プラズマを用いる装置で異方性エッチングすると、ポリシリコンやアルミニウム配線等のエッチングにおいては、電子シェーディング効果と呼ばれる帶電現象が起こり、エッチングの形状異常が発生する。例えば、コンタクトホール等の開口部のエッチングにおいて、300[nm]以下の微細パターンのエッチングを行う場合、ボウイング(bowing)と呼ばれる形状異常現象が発生する。図3は、ボウイングによる形状異常の説明図である。ボウイングは、CVD絶縁膜2に形成される開口部2aの中腹部が弓状に膨らむ現象であり、ホトレジストマスク4あるいは第1及び第2ポリシリコン膜3、5のマスク開口径Tmに対して、CVD絶縁膜2に開口された開口部2aの中腹部の開口径Tbが大きくなる現象である。これは、電子とイオンに分離されたプラズマ状態のガスが、パターンを形成するためのマスク面に照射される際に、イオンの進路が曲げられて壁面の中腹部に衝突するために、中腹部がエッチングされて生ずるものと考えられている。

【0007】エッチングで形成された開口部の開口径の最大値をTb、開口径が最大値Tbとなる位置(ボウイング位置)のマスクからの距離をHとすると、開口径の最大値Tbと距離Hは、エッチング条件によって変動する。例えば、エッチング圧力を高くすると、開口径の最大値Tbは小さくなり、距離Hは大きくなる。マスク開口径Tmが比較的大きい(例えば、300[nm]以上)場合には、エッチング条件を適切に設定することにより、ボウイングを実用上問題が生じない程度に抑えることができる。しかし、マスク開口径Tmが小さく(例えば、200[nm]以下)なると、マスク開口径Tmに対する開口径の最大値Tbの相対寸法比が大きくなり、例えば、平行して形成された開口部が接近し、開口部に形成される電極同士が接触してしまう等の問題が生じる。本発明は、前記従来技術が持っていた課題を解決し、微細で、かつ形状の良好なパターン形成方法を提供するものである。

【0008】

【課題を解決するための手段】前記課題を解決するため、本発明のうちの第1、第4、第5及び第6の発明は、荷電粒子を用いた第1の異方性エッチング法により、半導体基板上の絶縁膜に対して、所定の口径及び深さの第1の開口部を有する開口パターンを形成するパターン形成方法において、次の第1～第4の工程を順に施している。第1の工程では、前記第1の開口部の口径より大きな寸法の第2の開口部を有する導電性の第1のマスクパターンを、前記絶縁膜上に選択的に形成する。第2の工程では、導電材を該第1のマスクパターンの全面に所定の膜厚で堆積し、前記第2の開口部に対応する領

域に凹部を有する該導電材からなるマスク膜を形成する。第3の工程では、第2の異方性エッティング法によって、前記マスク膜を全面エッティングし、前記第2の開口部の内壁面にのみ該マスク膜材を残して、前記所定の口径とほぼ同一寸法の第3の開口部を形成し、該第3の開口部及び前記第1のマスクパターンから成る第2のマスクパターンを形成する。そして、第4の工程では、前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜を選択的にエッティングして前記開口パターンを形成するようにしている。

【0009】第2及び第7の発明では、第1の発明と同様のパターン形成方法において、次の第1～第5の工程を順に施している。第1の工程では、前記第1の開口部の口径より大きな寸法の第2の開口部を有する導電性の低い第1のマスクパターンを、前記絶縁膜上に選択的に形成する。第2の工程では、前記第1のマスクパターンの全面に所定の膜厚で導電性の低い膜を堆積し、前記第2の開口部に対応する領域に凹部を有する導電性の低いマスク膜を形成する。第3の工程では、第2の異方性エッティング法によって、前記マスク膜を全面エッティングし、前記第2の開口部の内壁面にのみ該マスク膜材を残して、前記所定の口径とほぼ同一寸法の第3の開口部を形成し、該第3の開口部及び前記第1のマスクパターンから成る第2のマスクパターンを形成する。第4の工程では、前記第2のマスクパターンに不純物をドーピングして導電性を与える。そして、第5の工程では、前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜を選択的にエッティングして前記開口パターンを形成するようにしている。

【0010】第3の発明では、第1の発明の第4の工程、または第2の発明の第5の工程のエッティングの際に、前記第2のマスクパターン上に絶縁性のデポジション膜が形成される場合には、前記第2のマスクパターンをマスクとして、前記第1の異方性エッティング法により前記絶縁膜における第1の開口部領域を一定の深さまで選択的にエッティングする部分エッティング工程と、前記部分エッティング工程によって前記第2のマスクパターン上に形成されたデポジション膜をアッキングして除去するアッキング工程と、前記所定の深さの第1の開口部が形成されるまで複数回交互に繰り返し行い、前記開口パターンを形成するようにしている。第1、第4、第5及び第6の発明によれば、以上のようにパターン形成方法を構成したので、次のような作用が行われる。第1の工程で絶縁膜上に導電性の第1のマスクパターンが形成され、第2の工程で第1のマスクパターンの全面に導電性のマスク膜が形成される。第3の工程でマスク膜が全面エッティングされ、所定の口径とほぼ同一寸法の第2のマスクパターンが形成される。第4の工程で第2のマスクパターンをマスクとして、荷電粒子を用いた異方性エッティングが行われ、絶縁膜に所定の口径と深さの開口パ

ーンが形成される。

【0011】第2及び第7の発明によれば、次のような作用が行われる。第1の工程で絶縁膜上に導電性の低い第1のマスクパターンが形成され、第2の工程で第1のマスクパターンの全面に導電性の低いマスク膜が形成される。第3の工程でマスク膜が全面エッティングされ、所定の口径とほぼ同一寸法の第2のマスクパターンが形成される。第4の工程で第2のマスクパターンに不純物がドーピングされ、この第2のマスクパターンは、高い導電性を有するようになる。第5の工程で第2のマスクパターンをマスクとして、荷電粒子を用いた異方性エッティングが行われ、絶縁膜に所定の口径と深さの開口パターンが形成される。第3の発明によれば、異方性エッティング法によって絶縁膜をエッティングしている過程で、第2のマスクパターン上に絶縁性のデポジション膜が形成される場合には、部分エッティングとアッキングを交互に繰り返してエッティングが行われる。

【0012】

【発明の実施の形態】

第1の実施形態

図1(a)～(e)は、本発明の第1の実施形態を示す開口パターンのパターン形成方法の概略の工程図である。この開口パターンは、半導体基板上の絶縁膜に対して所定の口径及び深さの開口部(例えば、円形のコンタクトホール)を有するパターンであり、次のような工程(1)～(5)を経て形成される。

(1) 図1(a)の形成工程

CVD法により、半導体基板(例えば、シリコン基板)11の表面に、膜厚500～1500[nm]のSiO₂による絶縁膜(例えば、CVD絶縁膜)12を堆積する。次に、CVD絶縁膜12の表面に、このCVD絶縁膜12を荷電粒子を用いた異方性エッティング法によってエッティングを行うためのハードマスク材として、リンをドーピングして導電性を持たせた膜厚150～300[nm]のポリシリコン膜13を堆積する。そして、ホトリソグラフィプロセスにより、ポリシリコン膜13の表面に、形成しようとする開口パターンの所定の口径(例えば、直径50[nm])よりも大きな寸法(例えば、直径250[nm])の開口部を有するホトレジストマスク14を、選択的に形成する。ホトリソグラフィプロセスによってホトレジストマスク14に形成可能な開口部14aの口径の最小は、直径250[nm]程度であり、これが現在のホトリソグラフィ技術により安定してパターンが形成できる限界と考えられている。

【0013】(2) 図1(b)の形成工程

ホトレジストマスク14をマスクとして、高真空域の高密度プラズマにより、ポリシリコン膜13の異方性エッティングを行う。このエッティング条件は、例えば、RIE(リアクティブ・イオン・エッティング)装置を用いて、圧力40[mTorr]、使用ガスCl₂、周波数1

3.56 [MHz]、高周波電力1.6 [kW]、温度20 [°C]である。これにより、ポリシリコン膜13に、ホトレジストマスク14とほぼ同一寸法の開口部13aがエッチングされ、第1のマスクパターン13-1が得られる。

【0014】(3) 図1(c)の形成工程
レジスト除去プロセスを用いてホトレジストマスク14を除去した後、マスクパターン13-1の全面に導電材（例えば、タングステン）を、100 [nm] の厚さでデポジション形成する。これにより、マスクパターン13-1の開口部に対応する領域に、所定の口径とほぼ同一寸法の直径（50 [nm]）の凹部15aを有するマスク膜（例えば、タングステン膜）15が形成される。

(4) 図1(d)の形成工程

前記工程（2）と同様の条件で、タングステン膜15の表面に対して垂直方向に異方性エッチングを行い、このタングステン膜15を除去し、マスクパターン13-1の開口部13aの内壁面にのみタングステン膜15が残る状態にする。この結果、開口部15aの直径は、マスクパターン13-1の開口部13aの内壁面に残ったタングステン膜15-1によって狭められ、所定の口径とほぼ同一寸法の直径50 [nm] の開口部15bを有する第2のマスクパターン13-2が形成される。

【0015】(5) 図1(e)の形成工程

ポリシリコン膜13及びタングステン膜15から成るマスクパターン13-2をマスクとして、高真空域で高密度プラズマによって、CVD絶縁膜12を選択的に異方性エッチングする。このエッチング条件は、例えば、RIE（リアクティブ・イオン・エッチング）装置を用いて、圧力40 [mTorr]、使用ガスCHF₃/CO、ガス流量30/170 [sccm]、周波数13.56 [MHz]、高周波電力1.6 [kW]、温度20 [°C]である。この後、エッチングによって形成された開口パターン12aに、例えばリンをドーピングしたポリシリコン等の導電性材料の配線層を埋め込み、電極配線を行う。以上のように、この第1の実施形態では、次のような利点（i）～（iii）がある。

【0016】(i) 図1(c)の形成工程において、ポリシリコン膜13の表面にタングステン膜15をデポジション形成し、更に図1(d)の形成工程において、ポリシリコン膜13のマスクパターンの開口部13aの内壁面にタングステン膜15が残るように異方性エッチングを行っている。このため、ホトレジストパターン14で生成される開口部13aよりも小さな開口径のマスクパターン13-2を形成することができ、より微細なパターンの形成が可能になる。

(ii) 図1(d)の形成工程で、ポリシリコン膜13の表面のタングステン膜15を異方性エッチングしている。この時、これら2つの材質が異なるため、エッティングで発生する反応生成物（例えば、シリコンSiと塩素ガスCl₂で生成されるSiCl₄等）を検出することにより、エッチングの終点の検出が容易である。これにより、最適な状態でエッチングを終了することが可能になり、過剰エッチングによりマスクパターンの膜厚や形状を劣化させる恐れがない。

【0017】(iii) 図1(c)及び(d)の形成工程で形成されたポリシリコン膜13及びタングステン膜15によるマスクパターン13-2は、導電性を有している。このため、図1(e)の形成工程で、CVD絶縁膜12にボウイング等による形状異常の無い開口パターン12aを形成することができる。これは、マスクを構成するポリシリコン膜13及びタングステン膜15が全面的に導電性を有しているので、異方性エッチング法によって照射されたアラズマ中の荷電粒子がこのマスク材料を通して流れ、これにより、マスクパターン13-2の開口部15bの壁面での帶電が減少し、イオンは進路を影響されることなく直進が可能になるためと考えらる。図4は、従来の工程と本発明の実施形態による工程を、同一のエッチング条件で実際に行った結果の、パターン寸法とボウイング位置の関係を示す図である。横軸にパターン寸法即ち開口部12aの直径を、縦軸に図3で説明したボウイング位置を示している。図4中の太線は本発明の実施形態の工程、細線は従来の工程の場合を示しており、本発明の実施形態の工程では、従来の工程に比べてボウイング位置が大きく、しかもパターン寸法が150 [nm] 以上では、ボウイングが発生していないことが分かる。

【0018】第2の実施形態

図5(a)～(f)は、本発明の第2の実施形態を示す開口パターンのパターン形成方法を示す概略の工程図であり、図1中の要素と共通の要素には共通の符号が付されている。この開口パターンは、次のような工程(1)～(6)を経て形成される。

(1) 図5(a)の形成工程

CVD法により、シリコン基板11の表面に、膜厚500～1500 [nm] のCVD絶縁膜12、及び膜厚150～300 [nm] の導電性の低い膜（例えば、ノンドープの第1ポリシリコン膜）23を順次堆積する。ホトリソグラフィプロセスにより、ノンドープの第1ポリシリコン膜23の表面に、開口パターンをエッチングするためのホトレジストマスク24を形成する。

【0019】(2) 図5(b)の形成工程

ホトレジストマスク24をマスクとして、高真空域の高密度プラズマにより、第1ポリシリコン膜23の異方性エッチングを行う。このエッチング条件は、図1(b)の形成工程と同様である。これにより、ポリシリコン膜23に、ホトレジストマスク24とほぼ同じ寸法のマスクパターンの開口部23aがエッチングされ、マスクパターン23-1が得られる。

(3) 図5(c)の形成工程

レジスト除去プロセスを用いてホトレジストマスク24を除去した後、マスクパターン23-1の全面に導電性の低いマスク材料（例えば、ノンドープの第2ポリシリコン膜）25を、100~150 [nm] の厚さでデポジション形成する。

【0020】(4) 図5(d)の形成工程

前記工程(2)と同様の条件で、第2ポリシリコン膜25の表面に対して垂直方向に異方性エッティングを行い、この第2ポリシリコン膜25を除去し、マスクパターン23-1の開口部23aの内壁面にのみ、第2ポリシリコン膜25が残る状態にする。この結果、マスクパターン23-1の開口部23aの寸法は、内壁面に残った第2ポリシリコン膜25によって狭められ、第2のマスクパターン23-2が形成される。例えば、第2ポリシリコン膜25の膜厚が100 [nm] であれば、開口部23aの直径は50 [nm] となる。

(5) 図5(e)の形成工程

第1ポリシリコン膜23及び第2ポリシリコン膜25の全面に不純物のリン等を拡散量 5×10^{20} [原子/cm³] 程度で拡散する。これにより、第1ポリシリコン膜23及び第2ポリシリコン膜25から成るマスクパターン23-2は、高い導電性を持つようになる。

【0021】(6) 図5(f)の形成工程

マスクパターン23-2をマスクとして、高真空域の高密度プラズマによって、CVD絶縁膜12の異方性エッティングを行う。このエッティング条件は、図1(e)の形成工程と同様である。この後、エッティングによって形成された開口パターン12aに、例えばリンをドーピングしたポリシリコン等の導電性材料の配線層を埋め込み、電極配線を行う。以上のように、この第2の実施形態では、次の(i), (ii)のような利点がある。

【0022】(i) 図5(a)と図5(c)の形成工程で第1及び第2のポリシリコン膜23, 25を形成している。このため、同一の材料で同一の条件で第1及び第2のポリシリコン膜を形成できるので、形成工程が簡素化できる。

(ii) 図5(e)の形成工程で、第1及び第2のポリシリコン膜23, 25にリンをドーピングして高い導電性を持たせている。このため、図5(f)の形成工程でCVD絶縁膜12には、ボウイング等による形状異常の無い開口パターンを形成することができる。

【0023】第3の実施形態

前記第1の実施形態の工程(5)及び第2の実施形態の工程(6)では、CVD絶縁膜12のエッティングは、1回のエッティング工程によって行っている。しかし、エッティングに使用するプラズマガスの種類、流量、圧力等のエッティング条件によっては、エッティング中にマスクパターンの上面に絶縁性のデポジション膜が形成されることがある。このような場合、そのままエッティングを継続すると、デポジション膜に電荷が蓄積され、イオンの流れ

が曲げられてボウイングを生ずることがある。この第3の実施形態では、エッティングを複数回に分割して行い、その間にデポジション膜を除去する工程を挿入するようにしている。図6(a)~(e)は、本発明の第3の実施形態を示す開口パターンのパターン形成方法を示す概略の工程図であり、図5中の要素と共通の要素には共通の符号が付されている。この開口パターンは、次のような工程(1)~(5)を経て形成される。

【0024】(1) 図6(a)の形成工程

第2の実施形態を示す図5(a)~(e)と同様の形成工程により、シリコン基板11上に堆積されたCVD絶縁膜12の表面に、第1及び第2のポリシリコン膜23, 25にリンがドーピングされた導電性のマスクパターン23-2が形成される。

(2) 図6(b)の形成工程

マスクパターン23-2をマスクとして、図1(5)の形成工程と同様の条件で、CVD絶縁膜12の全膜厚（例えば、1500 [nm]）の内の一一部の厚さに対して、選択的に異方性エッティングを行う。このエッティングにより、CVD絶縁膜12には所定の口径で深さの浅い部分開口パターン12bが形成され、マスクパターン23-2の表面には絶縁性のデポジション膜26Aが形成される。デポジション膜26Aは、エッティングに使用されている炭素とふっ素の混合ガスCHF₃から、[-CF₃-]_nのような構造のポリマーが生成され、マスクパターン23-2の表面に堆積したものである。このため、マスクパターン23-2の表面は絶縁性になり、異方性エッティング法によるエッティング過程でマスクパターン23-2上に照射される荷電粒子は、拡散されずにそのままマスクパターン23-3上に蓄積されることになる。

【0025】(3) 図6(c)の形成工程

マスクパターン23-2の表面に酸素プラズマを照射し、デポジション膜26Aをアッシング（灰化）して除去する。これにより、マスクパターン23-2の表面は再び導電性を有するようになり、マスクパターン23-2上に照射されたプラズマ中の荷電粒子がこのマスクパターン23-2を通して流れる。マスクパターン23-2に帶電する荷電粒子が減少するので、イオンは進路を影響されることなく直進することが可能になる。

(4) 図6(d)の形成工程

工程(2)と同様の条件でエッティングを行う。これにより、CVD絶縁膜12には所定の深さの開口パターン12aが形成される。また、マスクパターンの表面には絶縁性のデポジション膜26Bが形成される。

【0026】(5) 図6(e)の形成工程

工程(3)と同様の条件でアッシングを行う。これにより、マスクパターン上のデポジション膜26Bが除去される。これ以降の処理工程は、第2の実施形態と同様である。以上のように、この第3の実施形態のパターン形

成方法は、エッチング時に絶縁性のデポジション膜16A, 16Bがマスクパターン上に堆積する場合に、それを除去しながら、エッチングを行うようにしているので、マスクパターン面の導電性が保たれ、電荷が蓄積することなく拡散される。これによりボウイング等を生ずることなく、形状異常のない開口パターンを形成することができる。なお、この第3の実施形態の方法は、第1の実施形態を示す図1(a)～(d)の形成工程に続けて行うようにしてもよい。なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(i)～(vi)のようなものがある。

【0027】(i) 図1(a)の形成工程では、不純物のリンがドーピングされて高い導電性を有するポリシリコンを用いてポリシリコン膜13を形成しているが、これはポリシリコンに限定するものではなく、高い導電性を有する膜であれば、金属膜またはリンやヒ素等のドーピングされた無機質の膜でも同様の効果がある。但し、エッチングの条件は、これらの材質に応じて変える必要がある。

(ii) 図1(c)の形成工程では、マスク膜をタンゲステン膜15で形成しているが、タンゲステン膜15に限定するものではなく、高い導電性を有する膜であれば、チタンやアルミニウム等の金属膜、またはリンやヒ素等のドーピングされた無機質の膜でも同様の効果がある。但し、エッチングの条件は、これらの材質に応じて変える必要がある。

(iii) 図5(a)及び図5(c)の形成工程では、第1のマスクパターン及びマスク膜の材料にポリシリコンを用いて、第1ポリシリコン膜23及び第2ポリシリコン膜25を形成しているが、これらの材料は、ポリシリコンに限らず、その他の無機質の材料でも良い。

【0028】(iv) 図5(e)の形成工程では、第1及び第2のポリシリコン膜23, 25に、不純物としてリンをドーピングしているが、この不純物はリンに限らず、例えばヒ素等のように、ポリシリコン膜23, 25に電子を伝送できるだけの導電性を与えるものであれば良い。

(v) 図6(a)～(e)の形成工程では、部分エッチング及びアッシングをそれぞれ2回行っているが、2回に限定せず絶縁性のデポジション膜26A, 26B等の形成状況に応じてマスク面に電子が帯電しないようにアッシングを行う必要がある。

(vi) 図6(a)～(e)の形成工程における、エッチングとアッシングの工程は、同一のエッチング装置に

おける同一の処理室(チャンバ)内で行っても、同一のエッチング装置における異なる処理室内で行っても良い。また、エッチングとアッシングをそれぞれ異なる装置を使用して行っても良い。

【0029】

【発明の効果】以上詳細に説明したように、第1、第4及び第5の発明によれば、第1のマスクパターンとマスク膜による導電性の第2のマスクパターンをマスクとして、荷電粒子を用いた異方性エッチングを行うので、荷電粒子が第2のマスクパターン上に蓄積することが無い。これにより、ボウイング等のない良好な形状の開口パターンを形成することができる。第2及び第7の発明によれば、導電性の低い第1のマスクパターンと導電性の低いマスク膜による第2のマスクパターンを形成し、この第2のマスクパターンに不純物をドーピングして高い導電性を持たせるようにしている。このため、第1の発明の効果に加えて、第1のマスクパターンとマスク膜を同一の材料で同一の条件で形成できるので、マスクパターンの形成工程が簡素化できる。第3の発明によれば、絶縁膜のエッチング過程でマスクパターン上に形成される絶縁性のデポジション膜を除去しながらエッチングを行うので、エッチング条件にかかわらず、第1の発明と同様の効果が得られる。第6の発明によれば、第1のマスクパターンとマスク膜とは、互いに異なる材料を用いているので、マスク膜の全面をエッチングして第2のマスクパターンを形成する工程において、エッチング終点の判定が容易に行える。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すパターン形成方法の工程図である。

【図2】従来のパターン形成方法の工程図である。

【図3】ボウイングによる形状異常の説明図である。

【図4】パターン寸法とボウイング位置の関係を示す図である。


【図5】本発明の第2の実施形態を示すパターン形成方法の工程図である。

【図6】本発明の第3の実施形態を示すパターン形成方法の工程図である。

【符号の説明】


11	シリコン基板
12	CVD絶縁膜
13, 23, 25	ポリシリコン膜
14, 24	ホトレジストマスク
15	タンゲステン膜
26A, 26B	デポジション膜

【図1】




本発明の第1の実施形態のパターン形成方法

【図2】




従来のパターン形成方法

【図3】




ボウイングによる形状異常

【図4】




パターン寸法とボウイング位置の関係

【図5】



本発明の第2の実施形態のパターン形成方法

【図6】



本発明の第3の実施形態のパターン形成方法